|
|
|
|
| | | ㆍ판매가 | 18,000 원 (10%, 2,000 원 할인) | | | | | | | ㆍ340 쪽 | 188*256mm | ISBN : 9788931549454 | | |
|
|
|
|   | SUPERH 프로세서 전문서. 이 책은 SUPERH 프로세서의 구조와 기능에 대한 설명을 담은 것으로 CPU에서부터 개발 환경, 내장 주변 기능과 오퍼레이팅 시스템에 이르기까지의 내용으로 구성했다. |
 | Chapter 1 개요와 CPU 아키텍처
1.1 CPU의 개요
1.2 CPU 프로그래밍 모델(내부 레지스터)
1.3 레지스터의 설명
1.4 CPU 프로그래밍 모델(명령어 세트)
1.5 파이프라인
1.6 CPU의 동작 모드
1.7 CPU의 어드레스 공간
1.8 정리
Chapter 2 캐시 메모리
2.1 캐시 메모리란 무엇인가?
2.2 프로세서계 SuperH의 캐시 메모리
2.3 정리
Chapter 3 MMU
3.1 MMU의 개요
3.2 TLB의 기능
3.3 SuperH의 MMU
3.4 레지스터 구성
3.5 SH-4의 TLB
3.6 MMU 예외
3.7 MMU의 사용 예
3.8 정리
Chapter 4 지오메트리 엔진
4.1 그래픽스 처리
4.2 SH-4의 그래픽스 처리 명령
4.3 프로그램 예
4.4 DSP 처리 예
Chapter 5 예외 처리 기능
5.1 예외 처리란 무엇인가?
5.2 프로세서계 SuperH의 예외 처리 개요
5.3 리셋 예외 처리
5.4 일반 예외
5.5 인터럽트 요구
5.6 정리
Chapter 6 DSP 아키텍처
6.1 DSP 기능의 개요
6.2 SH3-DSP 내부 레지스터
6.3 DSP의 데이터 형식
6.4 DSP의 명령과 어드레싱 모드
6.5 DSP 명령의 특징
6.6 삼각함수 프로그램(다항식 근사)
6.7 DSP 라이브러리
6.8 DSP-C
6.9 정리
Chapter 7 개발환경
7.1 르네사스 통합개발환경
7.2 GCC(GNU Compiler Collection)
Chapter 8 메모리 인터페이스
8.1 개요
8.2 프로세서계 SuperH의 동작 클록
8.3 단자 기능
8.4 버스 인터페이스
8.5 메모리의 접속
Chapter 9 내장 주변 기능
9.1 32비트 타이머 유닛(TMU)
9.2 FIFO 포함 시리얼 커뮤니케이션 인터페이스(SCIF)
9.3 DMAC(다이렉트 메모리 액세스 컨트롤러)
9.4 LCD 컨트롤러(LCDC)
9.5 정리
Chapter 10 오퍼레이팅 시스템(OS)
10.1 개요
10.2 SuperH로 동작하는 OS
10.3 미들웨어
10.4 OS의 선정
10.5 OS의 기동
10.6 컨텍스트 스위치
10.7 인터럽트 발생 시의 행위
10.8 메모리 단편화
|
|
|  | 현재 Super H 프로세서 아키텍처에 등록된 서평이 없습니다. |  |
|
|
|
